半导体后道工艺与封装趋势-Technology

【DeepFocus视角·深度独家点评】 第一，这篇Jefferies报告的核心命题——「封装即算力」——其成立的隐含前提是：制程微缩红利（每代20%性能提升）已被功耗墙、良率成本和EUV设备限制吃干抹净，行业必须从「晶体管密度竞赛」转向「系统级集成竞赛」。前提一旦动摇（譬如EUV下一代High-NA EUV或ASML/IMEC在2027后带来超预期突破），Chiplet+先进封装的紧迫性会大幅降温，TSMC的SoIC/COUPE溢价能力也会跟着受损。 第二，报告有意无意地回避了三个风险点：①CPO（共封装光学）的良率与可靠性仍是工程化黑洞，光源/对准/温漂问题没有真正解决，商业化时间表大概率后移；②NVIDIA对台积电先进封装产能（CoWoS-S/-L）的绑定是「独占性」的，这意味着台积电一旦扩产顺利，封装ASP反而会被压，而非持续走高；③日本厂商在材料端的机会看似诱人，但Resonac的US-JOINT/JOINT3仍停留在「联盟+原型线」阶段，从原型线到量产良率通常需要3-5年，对2026-2027年的业绩贡献微乎其微。 第三，把它放进2026年的产业格局看：云端AI capex正在从「训练侧」转向「推理侧」，推理负载的特点是「分布式、低延迟、对功耗极度敏感」，这反而强化了edge AI和CPO的逻辑，而非纯CoWoS。同时，美国出口管制持续收紧，华为的「Tau Scaling+CMOS2.0」路径本质是在美式技术栈之外建一条平行赛道，这对中国大陆的先进封装（长电、通富、华天）会形成结构性需求外溢，但对台积电、NVIDIA则是市场地理风险。 第四，敏感性最高的变量有三个：一是TSMC CoWoS/SoIC的月产能爬坡速度（每延迟一个季度，NVIDIA H系列/B系列出货节奏就被卡一次）；二是NVIDIA Rubin/Blackwell后续几代是否全部锁定TSMC N2/A16节点+SoIC封装（若部分转单给Intel Foundry 18A，将直接冲击TSMC封装ASP）；三是HBM供给（HBM4良率与三星/海力士的产能分配），HBM一旦短缺，再先进的封装也只能做空芯片。 第五，横向参照：可以对比2017-2019年的「先进制程军备竞赛」（7nm/5nm），当时台积电靠制程领先吃掉了AMD、苹果、英伟达的大量订单；如今的战局变成了「先进封装+先进制程」的双线竞争，台积电的领先优势依然成立但护城河收窄，Intel凭借EMIB/Foveros和18A节点试图反扑，三星则继续挣扎——从投资角度，与其选单一代工厂，不如把权重分散到「设计+封装+材料」组合。 第六，接下来应该重点跟踪：①TSMC季度法说会披露的CoWoS/SoIC月产能与排产至2027的可见度；②NVIDIA GTC/Computex上对Rubin Ultra/CPO路线图的更新；③Resonac等日厂在SEMICON Japan或ECTC发布的玻璃中介层量产时间表；④HBM4量产爬坡与三星电子的良率突破；⑤美国出口管制升级节奏（特别是针对HBM与先进封装设备）；⑥Qualcomm AI250/HBC Gen1的终端客户落地情况，这是边缘AI封装路径的「试金石」。 最后提醒一句：报告本身没有给出偏多/偏空评级，本点评也不构成任何投资建议，请读者自行决策。